Ordenador cuántico superconductor de pila completa con unos 1.000 cúbits físicos

¿De qué trata esta convocatoria?

La convocatoria financia la construcción y demostración de un ordenador cuántico superconductor modular de pila completa que aspira a 1.000 cúbits físicos, integrado con HPC y accesible desde la nube. Se prevé financiar un proyecto.

¿Qué financia esta convocatoria?

Ámbito

La acción apoya el escalado y el despliegue práctico de plataformas de computación cuántica superconductora en Europa. Las propuestas deben abordar al menos dos de los obstáculos técnicos críticos señalados en la SRIA 2030, entre los que deben figurar la corrección de errores y la tolerancia a fallos, y la ingeniería criogénica y de interconexión a escala de 1.000 cúbits o más.

Resultados esperados

• Un ordenador cuántico superconductor de pila completa que aspire a 1.000 cúbits físicos, con una arquitectura de QPU basada en chiplets, escalable y ajustable por el usuario.
• Rendimiento objetivo: tiempo de coherencia T1 superior a 100 microsegundos, fidelidades de puertas de uno y dos cúbits y de lectura de al menos el 99,9 %, velocidad de lectura inferior a 300 ns y velocidad de las puertas de dos cúbits inferior a 20 ns.
• Ventaja cuántica demostrada en casos de uso industriales seleccionados y comparada con los mejores métodos clásicos.
• Un sistema accesible desde la nube e integrado en entornos de computación de alto rendimiento, y una pila de software normalizada para la puesta en marcha, la calibración, el control, la evaluación comparativa y el acceso de los usuarios.
• Cadenas de suministro y capacidad industrial europeas más sólidas en tecnologías cuánticas superconductoras.

Actividades

• Construir una máquina modular que integre hardware cuántico, infraestructura criogénica, electrónica de control y software.
• Crear capacidad de ensayo en los centros de producción, incluida la selección criogénica de los chiplets antes del montaje, y la interoperabilidad y los estándares abiertos entre fabricantes de chiplets, junto con normas y sistemas de certificación a escala de la UE.
• Desarrollar y validar esquemas de corrección de errores y tolerancia a fallos para cúbits superconductores.
• Demostrar al menos dos casos de uso industriales reales durante el proyecto.
• Ofrecer interfaces normalizadas para flujos de trabajo híbridos con HPC clásica y plataformas en la nube, acceso a distancia para usuarios académicos, de investigación e industriales, y acceso abierto para el codiseño, con formación y documentación.

Madurez tecnológica

Se prevé que las actividades comiencen en TRL 4 y alcancen TRL 7 al final del proyecto.

¿Cuándo termina el plazo?

17 de noviembre de 2026 (11 días)